Docket No.: 61352-043 PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Takeshi TAKAGI : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: September 09, 2003 : Examiner:

For: SEMICONDUCTOR DEVICE

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2002-011833, filed January 21, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOZT, WILL & EMERY

Michael E. Fogarty Registration Ng. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mcw Facsimile: (202) 756-8087 **Date: September 9, 2003**



6/352 - 043

T.TAKAGI

September 9, 2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 1月21日

出願番号

Application Number:

特願2002-011833

[ST.10/C]:

[JP2002-011833]

出 願 人 Applicant(s):

松下電器産業株式会社

2003年 1月 7日

特許庁長官 Commissioner, Japan Patent Office



特2002-011833

【書類名】 特許願

【整理番号】 2030230057

【提出日】 平成14年 1月21日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 29/78

H01L 29/778

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株

式会社内

【氏名】 高木 剛

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 半導体層と、

上記半導体層の上に設けられたゲート絶縁膜と、

上記ゲート絶縁膜の上に設けられたゲート電極と、

上記半導体層のうち上記ゲート電極の両側方に設けられた第1導電型のソース ・ドレイン領域と、

上記半導体層のうち上記ソース・ドレイン領域間に位置する領域に設けられた 第1の半導体からなるチャネル領域と、

上記チャネル領域の直下方に設けられ、上記第1の半導体よりもバンドギャップが大きい第2の半導体からなるチャネル下方領域と、

上記チャネル下方領域に、待機時には動作時よりもしきい値電圧が高くなる方向にバイアスを印加するための電圧印加手段と を備えている半導体装置。

【請求項2】 請求項1記載の半導体装置において、

上記半導体層のうち上記チャネル領域と上記ゲート絶縁膜との間に設けられ、 上記第1の半導体よりもバンドギャップが大きい第3の半導体からなるキャップ 層をさらに備えていることを特徴とする半導体装置。

【請求項3】 請求項1又は2記載の半導体装置において、

上記第1の半導体は、組成が Si_{1-x-y} Ge_x C_y ($0 \le x < 1$, $0 \le y < 1$) によって表される半導体であり、

上記第2の半導体は、Siであることを特徴とする半導体装置。

【請求項4】 請求項2記載の半導体装置において、

上記第1の半導体は、組成が Si_{1-x-y} Ge_x C_y ($0 \le x < 1$, $0 \le y < 1$) によって表される半導体であり、

上記キャップ層は、Siによって構成されていることを特徴とする半導体装置

【請求項5】 請求項1~4のうちいずれか1つに記載の半導体装置におい

て、

上記半導体層の下方には、絶縁体層が設けられていることを特徴とする半導体 装置。

【請求項6】 請求項1~5のうちいずれか1つに記載の半導体装置において、

上記ソース・ドレイン領域は、p型ソース・ドレイン領域であり、

上記チャネル領域は、pチャネル用のチャネル領域であることを特徴とする半 導体装置。

【請求項7】 請求項6記載の半導体装置において、

上記第1の半導体は、Si及びGeを成分元素として含む半導体であり、

上記ρチャネルは、埋め込みチャネルであることを特徴とする半導体装置。

【請求項8】 請求項1~5のうちいずれか1つに記載の半導体装置において、

上記ソース・ドレイン領はn型ソース・ドレイン領域であり、

上記チャネル領域は、nチャネル用のチャネル領域であることを特徴とする半 導体装置。

【請求項9】 請求項8記載の半導体装置において、

上記第1の半導体はSi及びCを成分元素として含む半導体であり、

上記nチャネルは埋め込みチャネルであることを特徴とする半導体装置。

【請求項10】 請求項8記載の半導体装置において、

上記第1の半導体は、組成が Si_{1-x-y} Ge_x C_y ($0 \le x < 1$, $0 \le y < 1$) によって表される半導体であり、

上記チャネル下方領域にはボロンがドープされていることを特徴とする半導体 装置。

【請求項11】 請求項6記載の半導体装置において、

上記基板上に設けられたもう1つの半導体層と、

上記もう1つの半導体層の上に設けられたもう1つのゲート絶縁膜と、

上記もう1つのゲート絶縁膜の上に設けられたもう1つのゲート電極と、

上記もう1つの半導体層のうち上記もう1つのゲート電極の両側方に設けられ

たn型ソース・ドレイン領域と、

上記もう1つの半導体層のうち上記 n型ソース・ドレイン領域間に位置する領域に設けられ、上記第1の半導体からなる n チャネル用のチャネル領域と、

上記nチャネル用のチャネル領域の下方に設けられ、上記第2の半導体からなるもう1つのチャネル下方領域と、

上記もう1つのチャネル下方領域に、待機時には動作時よりもしきい値電圧が 高くなる方向にバイアスを印加するためのもう1つの電圧印加手段とをさらに備 え、

相補型デバイスとして機能することを特徴とする半導体装置。

【請求項12】 請求項11記載の半導体装置において、

上記第1の半導体は、Si及びGeを成分元素として含む半導体であり、

上記pチャネルは、埋め込みチャネルであることを特徴とする半導体装置。

【請求項13】 請求項12記載の半導体装置において、

上記第1の半導体は、Si, Ge及びCを成分元素として含む半導体であり、

上記 p チャネル及び n チャネルは、共に埋め込みチャネルであることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ヘテロ接合型MISトランジスタを備えた半導体装置に係り、特に 、動作速度を維持しつつ低電圧化を図るための対策に関する。

[0002]

【従来の技術分野】

近年、電池駆動による携帯情報端末装置は広く使用されている。このような装置においては、電池寿命を延ばすために、高速動作性を維持しつつ電源電圧を低減化することが強く望まれている。

[0003]

ここで、相補型MISデバイス (cMISデバイス) によって構成される回路 の消費電力 (Pload) は、主に負荷の充放電によって生じ、下記式 (1)

 $P load = f \cdot C load \cdot V DD^2$

(1)

によって表される。ここで、f は負荷の駆動頻度、C loadは負荷容量、V DDは電源電圧である。上記式(1)からわかるように、電源電圧 V DDを低減することが低消費電力化に対して非常に有効であることがわかる。ところが、一般に、電源電圧が低くなると、M I Sトランジスタの動作速度も小さくなる。そこで、M I Sトランジスタの高速動作性を維持しつつ、同時に電源電圧の低電圧化を図ることが求められている。

[0004]

MISトランジスタにおいて、低い電源電圧で高いオン電流を確保しつつ、高 速動作(つまり、高駆動力)を実現するためには、MISトランジスタのしきい 値電圧を下げることが有効であるが、一般にはしきい値電圧を下げると、サブス レッショールドリーク電流が指数関数的に増大する。cMISデバイスを備えた 回路においては、待機時には負荷の充放電による消費電力がなくなるため、チッ プの消費電力の中でサブスレッショールドリーク電流による電力消費の比率が大 きくなる。このような待機時のサブスレッショールドリーク電流を削減する技術 として、例えば文献 1 (T.Kuroda et. Al., "A 0.9V, 150-MHz, 10-mW, 4mm2, 2 -D Discrete Cosine Transform Core Processor with Variable Threshold-Volt age(VT) Scheme," IEEE J. Solid-State Circuits, vol.31, 1996, p.1770.) に 記載されているように、基板バイアスの変化によってしきい値電圧が制御される VTMISデバイス (Variable Threshold-VoltageMISデバイス) がある。V TMISデバイスにおいては、動作時には基板バイアスを弱く印加してMISト ランジスタのしきい値電圧を低くすることで高速動作を確保する一方、待機時に は基板バイアスを強く印加してMISトランジスタのしきい値電圧を高くするこ とによりリーク電流を抑制する。

[0005]

【発明が解決しようとする課題】

しかしながら、このようなVTMISデバイスにおいて、以下のような課題が 存在している。

[0006]

 $MISトランジスタの動作時における高速動作と、待機時における低リーク電流とを実現するためには、基板バイアスの変化に応じて<math>MISトランジスタのしきい値電圧が大きくシフトしなければならない。ところが、今後、電源電圧がますます低電圧化されていくと、<math>MISトランジスタのしきい値電圧の大きなシフトを得ることは困難となってきている。すなわち、基板バイアス変化(<math>\Delta V bs$)によるしきい値電圧の変化($\Delta V th$)は、下記式(2)

 $\triangle V th = \gamma \cdot \triangle V bs$

(2)

によって表される。ここで、γは基板バイアス係数である。

[0007]

ところが、文献 2 (T. Hiramoto et. Al., "Low Power and Low Voltage MOSF ETs with Variable Threshold Voltage Controlled by Back-Bias," IEICE Tran s. Electron., vol.E83-C, 2000, p.161.) に記載されているように、しきい値電圧 V thの低下と基板バイアス係数 γ の向上とはトレードオフの関係にあり、しきい値電圧 V thが低いM I Sトランジスタにおいては、基板バイアス係数 γ も小さくなってしまう。したがって、M I Sトランジスタの電源電圧を低電圧化しつつ高速動作(つまり高い駆動力)を得るために、動作時のしきい値電圧 V thを低くすると、それに応じて基板係数 γ が小さくなるので、式(2)からわかるようにしきい値電圧 V thの変化量 Δ V thが小さくなる。つまり、M I Sトランジスタの待機時に強い基板バイアスを印加しても、待機時におけるしきい値電圧 V thの動作時からの変化量 Δ V thが十分大きくならない。その結果、M I Sトランジスタのサブスレッショールドリーク電流を十分抑制することが困難になるおそれがあった。

[0008]

本発明の目的は、MISトランジスタのしきい値電圧を低下させながら基板バイアス係数γを十分大きく確保するための手段を講ずることにより、トランジスタの高速動作を確保しつつ、低オフリーク電流を実現しうる半導体装置の提供を図ることにある。

[0009]

【課題を解決するための手段】

本発明の半導体装置は、半導体層と、上記半導体層の上に設けられたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられたゲート電極と、上記半導体層のうち上記ゲート電極の両側方に設けられた第1導電型のソース・ドレイン領域と、上記半導体層のうち上記ソース・ドレイン領域間に位置する領域に設けられた第1の半導体からなるチャネル領域と、上記チャネル領域の直下方に設けられ、上記第1の半導体よりもバンドギャップが大きい第2の半導体からなるチャネル下方領域と、上記チャネル下方領域に、待機時には動作時よりもしきい値電圧が高くなる方向にバイアスを印加するための電圧印加手段とを備えている。

[0010]

これにより、ヘテロ接合を利用して、半導体層のうちチャネル領域の下方の領域における不純物濃度を高くしても、動作時におけるしきい値電圧の増大を抑制することができるとともに、基板バイアス係数の低下を抑制することができる。したがって、待機時にはしきい値電圧を高くしてオフリーク電流を抑制することができる。よって、動作時におけるしきい値電圧の低下による駆動力の向上と、待機時に基板バイアスを利用してしきい値電圧を上昇させることによるオフリーク電流の抑制とを併せて実現することが可能になる。よって、半導体装置の高速動作化と低消費電力化とを併せて実現することができる。

[0011]

上記半導体層のうち上記チャネル領域と上記ゲート絶縁膜との間に設けられ、 上記第1の半導体よりもバンドギャップが大きい第3の半導体からなるキャップ 層をさらに備えていることにより、チャネル領域を埋め込みチャネル構造にする ことが可能になり、基板バイアスの変化に応じたしきい値電圧の変化幅を大きく することが可能になる。よって、動作時における駆動力の向上効果と、待機時に おけるしきい値電圧の上昇によるオフリーク電流の抑制効果とをより顕著に発揮 することができる。

[0012]

上記第1の半導体は、組成が Si_{1-x-y} Ge_x C_y $(0 \le x < 1, 0 \le y < 1)$) によって表される半導体である場合は、上記第2の半導体はSiであることが 好ましい。これにより、Siの製造プロセスをそのまま利用して、高性能のヘテ

口接合型MISFETを実現することができる。

[0013]

上記第1の半導体は、組成が Si_{1-x-y} Ge_x C_y $(0 \le x < 1, 0 \le y < 1)$ によって表される半導体である場合は、上記キャップ層はSiにより構成されていることが好ましい。

[0014]

上記半導体層の下方に絶縁体層が設けられていることにより、SOI基板上で、ボディ領域を外部と分離絶縁させることが容易になるので、ボディ領域ごとの電圧の調整が容易となる。

[0015]

上記ソース・ドレイン領域はp型ソース・ドレイン領域であり、上記チャネル領域はpチャネル用のチャネル領域であることにより、pチャネル型MISトランジスタとして機能する半導体装置が得られる。

[0016]

その場合には、上記第1の半導体はSi及びGeを成分元素として含む半導体であり、上記pチャネルは埋め込みチャネルであることにより、埋め込みチャネル構造を有するMISトランジスタが基板バイアスの変化の影響を受けやすいことを利用して、しきい値電圧の低下と、基板バイアス係数の低下の抑制とを実現することが可能になる。

[0017]

上記ソース・ドレイン領域はn型ソース・ドレイン領域であり、上記チャネル領域はnチャネル用のチャネル領域であることにより、nチャネル型MISトランジスタとして機能する半導体装置が得られる。

[0018]

その場合には、上記第1の半導体はSi及びCを成分元素として含む半導体であり、上記nチャネルは埋め込みチャネルであることにより、埋め込みチャネル構造を有するMISトランジスタが基板バイアスの変化の影響を受けやすいことを利用して、しきい値電圧の低下と、基板バイアス係数の低下の抑制とを実現することが可能になる。

[0019]

上記第1の半導体は、組成が Si_{1-x-y} Ge_x C_y $(0 \le x < 1, 0 \le y < 1)$ によって表される半導体であり、上記チャネル下方領域にはボロンがドープされている場合には、チャネル領域の組成中にGe 又はCが含まれているので、ボロンのチャネル層への拡散に起因するゲート絶縁膜の特性の劣化などを抑制することができる。

[0020]

上記基板上に設けられたもう1つの半導体層と、上記もう1つの半導体層の上に設けられたもう1つのゲート絶縁膜と、上記もう1つのゲート絶縁膜の上に設けられたもう1つのゲート電極と、上記もう1つの半導体層のうち上記もう1つのゲート電極の両側方に設けられたn型ソース・ドレイン領域と、上記もう1つの半導体層のうち上記n型ソース・ドレイン領域間に位置する領域に設けられ、上記第1の半導体からなるnチャネル用のチャネル領域と、上記nチャネル用のチャネル領域の下方に設けられ、上記第2の半導体からなるもう1つのチャネル下方領域と、上記もう1つのチャネル下方領域に、待機時には動作時よりもしきい値電圧が高くなる方向にバイアスを印加するためのもう1つの電圧印加手段とをさらに備えることにより、相補型デバイスとして機能する半導体装置が得られる。

[0021]

上記第1の半導体はSi及びGeを成分元素として含む半導体である場合、上記pチャネルは埋め込みチャネルであり、上記nチャネルは表面チャネルであることにより、nチャネル型MISトランジスタにおいては、Si-VT型MISトランジスタと同等の特性を維持しつつ、pチャネル型MISトランジスタにおいては高速動作化と低消費電力化とを併せて実現することができる。

[0022]

上記第1の半導体はSi, Ge及びCを成分元素として含む半導体であり、上記pチャネル及びnチャネルは共に埋め込みチャネルであることにより、nチャネル型MISトランジスタ及びpチャネル型MISトランジスタの双方において、高速動作化と低消費電力化とを併せて実現することができる。

[0023]

【発明の実施の形態】

本発明では、ヘテロ接合部に生じるバンドの不連続によるヘテロ障壁をチャネル領域に利用することにより、しきい値電圧Vthの低下と基板バイアス係数γの増大とを同時に実現することにより、VTMISデバイスの高駆動力化・低消費電力化を図っている。以下、図面を用いて本発明の実施の形態について順次説明していく。

[0024]

(第1の実施形態)

図1(a),(b)は、本発明の第1の実施形態のSiGe層をチャネルに用いたヘテロ接合型のpチャネルVTMISトランジスタ(以下、pHVTMIS FETという)の断面図及び平面図である。

[0025]

図1 (a), (b)に示すように、本実施形態のpHVTMISFETは、p型のSi基板10と、Si基板10の上にUHV-CVD法によりエピタキシャル成長された厚さ約10nmのSiバッファ層13と、Siバッファ層13の上にUHV-CVD法によりエピタキシャル成長された厚さ約15nmのSiGe膜14 (Ge組成率30%)と、SiGe膜14の上にUHV-CVD法によりエピタキシャル成長された厚さ約5nmのSiキャップ層15とを備えている。

[0026]

さらに、pHVTMISFETは、Siキャップ層15の上に設けられたシリコン酸化膜からなる厚さ約6nmのゲート絶縁膜16と、ゲート絶縁膜16の上に設けられたゲート電極17とを備えている。そして、Siバッファ層13,SiGe膜14及びSiキャップ層15のうちゲート電極17の両側方に位置する領域には高濃度のp型不純物を含むソース領域20a及びドレイン領域20bが設けられ、ソース領域20a及びドレイン領域20bが設けられ、ソース領域20a及びドレイン領域20bは素子分離領域30によって囲まれている。また、Si基板10のうちソース領域20aとドレイン領域20bとの間の領域は、n型不純物を含むSiボディ領域22となっており、Siバッファ層13のうちSiボディ領域22の直上に位置する領域は、低濃度のn

型不純物を含むn Si領域23となっている。そして、SiGe膜14のうちソース領域20aとドレイン領域20bとの間の領域は、比較的低濃度のn型不純物を含むSiGeチャネル領域24となっており、Si膜15のうちゲート絶縁膜16の直下に位置する領域は低濃度のn型不純物を含むSiキャップ領域25となっている。また、ゲート電極17とその上方の配線とを接続するゲートコンタクト25と、ソース領域20aとその上方の配線とを電気的に接続するソースコンタクト26aと、ドレイン領域20bとその上方の配線とを電気的に接続するドレインコンタクト26bと、Siボディ領域22とその上方の配線とを電気的に接続するドレインコンタクト26bと、Siボディ領域22とその上方の配線とを電気的に接続するドレインコンタクト26bと、Siボディ領域22とその上方の配線とを電気的に接続する導体部材であるボディコンタクト27とが設けられている。このボディコンタクト27は、Siボディ領域22に独立したバイアス(電圧)を印加するための導体部材である。なお、ゲート電極17のチャネル長は、約0.3μmである。

[0027]

すなわち、本実施形態のpHVTMISFETは、ゲート電極17に印加される電圧(ゲートバイアスVg)と、ボディコンタクト27を介してボディ領域22に印加される電圧(基板バイアスVbs)とによって、ゲート電極17,ゲート絶縁膜16,Siキャップ層25,SiGeチャネル領域24,n「Si層23及びSiボディ領域22を通過する断面におけるエネルギーバンド状態を調整することが可能に構成されている。

[0028]

ここで、pチャネル型MISFETにおいては、ボディ領域に印加される負の電圧が順方向の基板バイアス(しきい値電圧が低下する方向のバイアス)で正の電圧が逆方向の基板バイアス(しきい値電圧が上昇する方向のバイアス)であり、nチャネル型MISFETにおいては、ボディ領域に印加される正の電圧が順方向の基板バイアスで負の電圧が逆方向の基板バイアスである。したがって、pチャネル型MISFETにおいては、ボディ領域に正の電圧が印加されたときは電圧値が大きいほど逆方向の基板バイアスが大きく、ボディ領域に負の電圧が印加されたときは電圧の絶対値が大きいほど順方向の基板バイアスが大きい。一方、nチャネル型MISFETにおいては、ボディ領域に負の電圧が印加されたと

きは電圧の絶対値が大きいほど逆方向の基板バイアスが大きく、ボディ領域に正 の電圧が印加されたときは電圧値が大きいほど順方向の基板バイアスが大きい。

[0029]

そして、本実施形態においては、図15に示すような基板バイアス制御回路により、nHVTMISFETのpウエル(pボディ領域)に、動作時にはしきい値電圧が低くなり、待機時にはしきい値電圧が高くなるように基板バイアスVbsが印加される。基板バイアスが印加される領域は、チャネル領域の下方であればよく、ウエルやボディ領域などと呼ばれる領域である。この領域は、nチャネル型トランジスタではp型領域であり、pチャネル型トランジスタではn型領域である。

[0030]

[0031]

図2(a)に示すように、ビルトイン状態で、Ge含有率が30%のSiGe チャネル領域24のバンドギャップは、Siキャップ層25及びn Si領域23に比べて、約220meVだけ小さくなるので、SiGeチャネル領域24と Siキャップ層25及びn Si領域23との間には、ホールを閉じこめること が可能な価電子帯端のヘテロ障壁が形成される。そして、ゲート電極17にp型 不純物をドープしておくことにより、バイアスが印加されていない状態(ビルトイン状態)で、SiGeチャネル領域24のうちSiキャップ層25に接する部分の価電子帯端のエネルギーが特に高くなるので、SiGeチャネル領域24のヘテロ障壁に接する部分にホールの閉じこめに適した凹部が形成されている。

[0032]

したがって、図2(b)に示すように、わずかのゲートバイアスVgを印加するだけで、バンドの曲げにより、SiGeチャネル領域24のうちSiキャップ層25に接する部分に、pチャネルを形成することができ、しきい値電圧Vthを

[0033]

そして、しきい値電圧Vthが低くなるように設計された状態では、ゲート電極 17に印加されるオン動作のための負の電圧は小さくて済むので、Siキャップ 層 25のゲート絶縁膜 16に接する部分に反転層がほとんど生じないように設計 することが可能である。その結果、SiGeチャネル領域 24とは別の部分に生じる、いわゆる寄生チャネルの発生を有効に防止することができる。したがって、SiGeチャネル領域 24の特徴であるホールの高速性を利用して、MISF ETの低電圧化と高速動作と併せて実現することができる。

[0034]

一方、図2(c)に示すように、pHVTMISFETの待機時には、大きい正の基板バイアスVbs(逆バイアス)が印加されるので、価電子帯端が下方に大きく曲げられる。これは、ソース・ドレイン領域の価電子帯端のポテンシャルに対するチャネル領域の価電子帯端のポテンシャルが大きくなる(つまり障壁が高くなる)ことに相当する。したがって、pHVTMISFETをオンにするためにゲート電極17に印加する電圧である,しきい値電圧が大きくなり、ゲートバイアスが0Vのときのリーク電流が低減されることになる。

[0035]

なお、pHVTMISFETの動作時には順方向(負)の基板バイアスVbsを 印加してしきい値を低下させ、待機時には0の基板バイアスVbsを印加してしき い値を高くするように構成してもよい。

[0036]

- 基板バイアス係数-

しかも、本実施形態においては、しきい値電圧Vthを低下させても、基板バイスVbsの変化に対するしきい値電圧Vthの変化の比である基板バイアス定数 γ を大きくすることができ、基板バイアスの変化に応じてMISトランジスタのしき

い値電圧が大きくシフトさせることができることが、以下のデータによって実証 されている。

[0037]

図3(a),(b)は、それぞれ順に、従来のSi-pVTMISFET、本発明のSiGe-pHVTMISFETの価電子帯端のポテンシャルのシミュレーション結果を示す図である。図3(a),(b)において、横軸は基板の上面からの深さ方向の位置を表し、縦軸はポテンシャルを表している。ただし、pチャネル型MISFETにおいては、キャリアがホールであることいから負の方向に向かうほど、ポテンシャル(ホールの走行に対するポテンシャル)が大きい。従来のSi-pVTMISFET及び本発明のSiGe-pHVTMISFETのいずれにおいても、ボディ領域の不純物濃度は 1×10^{18} cm⁻³であり、基板バイアスVbsを0.6V(逆バイアス)から-0.6V(順バイアス)まで変化させており、ゲートバイアスVgは0Vである。また、図3(a),(b)において、価電子帯端を示す曲線の端部を接続する点線は、それぞれ順に、Siチャネルのポテンシャル及びSiGeチャネルのポテンシャルを示している。

[0038]

図3 (a), (b)を比較するとわかるように、本発明のpHVTMISFE TのSiGeチャネル領域のポテンシャルは、従来のSi-pVTMISFET のゲート絶縁膜との界面付近の領域に形成されるSiチャネル領域のポテンシャルに比べ、低くなっている。これは、SiGeのバンドギャップがSiより小さいことに起因している。

[0039]

また、図3(b)に示すSiGeチャネルのポテンシャルの傾きは、図3(a)に示すSiチャネルのポテンシャルの傾きよりも大きい。つまり、SiGeチャネルの価電子帯端のポテンシャルの変化の基板バイアスVbsに対する依存性は、Siより大きくなっている。つまり、SiGeーpHVTMISFETの方が、基板バイアス係数γが大きいことを示している。これは、以下の理由によるものと推測される。つまり、従来のSi-pVTMISFETでは、Siチャネルがゲート絶縁膜に接する部分、つまり半導体基板の上面付近に形成される。それ

に対し、本発明のpHVTMISFETでは、SiGeチャネルがゲート絶縁膜からSiキャップ層の厚みだけ離れた位置に形成される、いわば埋め込みチャネル構造となっているので、基板バイアスVbsの影響をより強く受けるものと考えられる。

[0040]

図4は、従来のSi-pVTMISFET,本発明のSiGe-pHVTMISFETのチャネルポテンシャルの基板バイアス依存性のシミュレーション結果を示す図である。同図において、横軸は基板バイアスVbsを表し、縦軸はチャネルポテンシャルを表している。ただし、pチャネル型MISFETにおいては、キャリアがホールであることから負の方向に向かうほど、ポテンシャル(ホールの走行に対するポテンシャル)が大きい。従来のSi-pVTMISFET及び本発明のSiGe-pHVTMISFETのいずれにおいても、ボディ領域の不純物濃度を $1\times10^{18}\,\mathrm{cm}^{-3}$, $2\times10^{18}\,\mathrm{cm}^{-3}$, 及び $5\times10^{18}\,\mathrm{cm}^{-3}$ に変化させている。ゲートバイアスVgは0Vである。

[0041]

同図に示されるように、本発明のSiGeチャネルにおいては、基板バイアス Vbsの変化に対するチャネルポテンシャルの変化(各直線の傾き)が従来のSiチャネルよりも大きいことがより明確に示されている。つまり、しきい値電圧 Vthの低下と基板係数γの増大とを併せて実現することができる。そして、VTM ISFETをSiGeチャネルを有するヘテロ接合型MISFETにより構成することで、相乗的な著効を発揮することができる。

[0042]

また、基板バイアスVthが強い逆バイアスである領域(Vbsが0. 3 V以上の領域)を除くと、SiGeFャネルのポテンシャルが<math>SiFeTのルよりも小さいことから、SiGe-pHVTMISFETのしきい値電圧Vthの方がSi-pVTMISFETのしきい値電圧Vthよりも低いこと、ボディ領域の不純物濃度を高くしてもしきい値電圧Vthを低く保持しうることがわかる。そして、これらのことから、本発明のpHVTMISFETは、さらに大きな基板バイアス係数 γ の実現が可能であること、及びショートチャネル効果に対して

も強くなることがわかる。

[0043]

なお、本実施形態においては、Siキャップ層25の厚さを5nmとしたが、Siキャップ層25の厚さは1nm以上で10nm以下の範囲にあることが好ましい。その理由は、Siキャップ層25を熱酸化してゲート絶縁膜を安定に形成するためには、1nm程度の厚さが必要であること、Siキャップ層25が厚すぎるとSiGeチャネル領域24がゲート絶縁膜16から遠くなるので基板バイアス係数γは大きくなるが、しきい値電圧Vthの低下度合いが小さくなること、短チャネル効果も顕著になるおそれがあること、などである。

[0044]

SiGeチャネル領域24のGe組成率は、高いほどしきい値電圧Vthを低くしうる点で好ましいが、あまりに高くなるとSi-SiGe間の格子不整合に起因する歪みが緩和する膜厚である臨界膜厚が非現実的な程度に薄くなってしまうので、SiGeチャネル領域のGe組成率は、15%以上で40%以下の範囲にあることが好ましい。SiGeチャネル領域24の厚さは、3nm以上で20nm以下の範囲にあることが好ましい。Siバッファ層13は厚いほど基板バイアス係数 γ が小さくなり、しきい値電圧Vthが低下する。一方、あまりに厚いとしきい値電圧Vthが低下しすぎることから、その厚さは0nm以上で20nm以下であることが好ましい。

[0045]

次に、SiGe-HVTMISFETの基本特性,つまり基板バイアスVbsを 印加しない状態での特性を、従来のSi-VTMISFETと比較する。

[0046]

図 5 は、従来の S i-p V T M I S F E T と、本発明の S i G e-p H V T M I S F E T との V g-I d 特性を比較して示す図である。同図において、基板不純物濃度は、いずれも 1×10^{18} c m^{-3} であり、基板バイアス V b s はいずれも 0 V である。既に説明した通りであるが、S i G e-p H V T M I S F E T においては、しきい値電圧 V thが低減されていることがわかる。また、同図の左下部分に示すように、S i G e-p H V T M I S F E T においては、相互コンダクタン

ス (g m) も増大していることがわかる。これは、SiGeチャネル中におけるホールの移動度がSiチャネル中よりも大きいことによる。

[0047]

図 6 (a), (b) は、従来のSi-pVTMISFETと本発明のSiGe-pHVTMISFETとにおけるVd-Id特性の変化を比較して示す図である。図 6 (a), (b) においては、ゲートオーバードライブ電圧(Vg-Vth)をパラメータとして変化させている。しきい値電圧Vthを越えるゲートオーバードライブ電圧に対して、本発明のSiGe-pHVTMISFETでは、従来のSi-pVTMISFETの約1. 2倍のドレイン飽和電流が得られていることがわかる。

[0048]

図7は、従来のSi-pVTMISFETと、本発明のSiGe-pHVTMISFETとの低電界下におけるホールの有効移動度(Effective Mobility)を比較して示す図である。本発明のSiGe-pHVTMISFETは、従来のSi-pVTMISFETに対して約2倍の高いホール移動度を有している。このように、VTMISFETに対いてSiGeをチャネルに用いると、しきい値電圧Vthの低減、基板バイアス係数 γ の増大だけなく、高いホール移動度が得られるため、既に説明したような相互コンダクタンス(gm)の向上や、ドレイン飽和電流の増大という効果を発揮することができ、トランジスタの高速動作化を実現する点で非常に有効である。

[0049]

図8 (a), (b) は、従来のSi-pVTMISFETにおけるVg-Id特性をボディ領域の不純物濃度を 2×10^{17} c m⁻³, 5×10^{17} c m⁻³に変えて示す図である。図9 (a) \sim (c) は、本発明のSiGe-pHVTMISFE TにおけるVg-Id特性をボディ領域の不純物濃度を 2×10^{17} c m⁻³, 5×10^{17} c m⁻³, 1×10^{18} c m⁻³に変えて示す図である。図8 (a), (b) 及び図9 (a) \sim (c) においては、基板バイアスVbse-0. 6 Vbe-0 を Vse-0 で図9 (b) に示す特性から、Vse-0 を Vse-0 を

-0.6 Vに、待機時には基板バイアス V bsを 0 Vに制御することにより、動作時における高い電流駆動力と、待機時における高いしきい値電圧 V thとが得られることがわかる。また、M I S F E T の動作時には基板バイアス V bsを 0 V に、待機時には基板バイアス V bsを 1 V に制御することによっても、動作時における高い電流駆動力と、待機時における高いしきい値電圧 V thとが得られることがわかる。

[0050]

[0051]

また、本発明のSiGe-pHVTMISFETにおいては、順方向の基板バイアスVbsを印加したときのしきい値電圧Vthの低下が著しくなっている。つまり、順方向の基板バイアスVbsを印加することにより、大きなドレイン電流Idが得られる。この順方向の基板バイアスの印加時におけるしきい値電圧Vthの大きな低下は、SiGeのバンドギャップがSiより小さいため、ソースから見たSiGeチャネル領域のホールの走行に対するポテンシャルが小さいことに起因している。

[0052]

一方、ボディ領域の不純物濃度を高くしていくと、本発明のSiGe-pHVTMISFET, 従来のSi-pVTMISFET共に、基板バイアス係数 γ が増大している。また、ボディ領域の不純物濃度が高いほど、本発明のSiGe-pHVTMISFETと従来のSi-pVTMISFETSiとにおける基板バイアス係数 γ の差がより顕著になる。

[0053]

図10は、従来のSi-pVTMISFETと本発明のSiGe-pHVTMISFETとにおけるしきい値電圧Vthの基板バイアス依存性を、ボディ領域の不純物濃度をパラメータとして示す図である。ボディ領域の不純物濃度が高くなると、しきい値電圧Vthが高くなるとともに、基板バイアス係数γが大きくなっている。また、SiGeチャネルとすることでしきい値電圧の低減とγの増大が図られていることがよくわかる。さらに、SiGe-pHVTMISFETにおいては、順方向に基板バイアス(負の電圧)を印加した場合には、しきい値電圧Vthの低下(正の方向)が特に著しい。これは、前述のとおり、SiGeチャネルのポテンシャルがSiチャネルよりも小さいことに起因しており、より高い駆動力を有することを示している。

[0054]

図11(a),(b)は、それぞれ順に、従来のSi-pVTMISFET,及び本発明のSiGe-pHVTMISFETのしきい値電圧を揃えたときのVg-Id特性を、基板バイアスをパラメータとして示す図である。図11(a),(b)においては、基板バイアスVbsが0Vの時に、両者のしきい値電圧Vthがほぼ等しくなるように、各MISFETのボディ領域の不純物濃度を調整している。このとき、Si-pVTMISFETのボディ領域の不純物濃度は 5×10^{17} cm $^{-3}$ であり、SiGe-HVTMISFETのボディ領域の不純物濃度は、その2倍の 1×10^{18} cm $^{-3}$ である。

[0055]

したがって、本発明のSiGe-HVTMISFETは、チャネル領域がSiGeによって構成されているために、ボディ領域の不純物濃度を高くしながら、しきい値電圧をSi-pVTMISFETと同等に調整することができる。その結果、SiGe-pHVTMISFETでは、Si-pVTMISFETに比べて非常に大きな基板バイアス係数γを実現している。これは、SiGeボディ領域23の不純物濃度を高く維持しうることと、埋め込みチャネル構造を採用しうることに起因している。そして、本発明のSiGe-HVTMISFETにより、待機時には基板バイアスVbsを大きくしてオフリーク電流を抑制しつつ、動作時には基板バイアスVbsを小さくして高い駆動電流を有する高性能なトランジス

タを実現することができる。

[0056]

図12は、図11に示される従来のSi-pVTMISFET及び本発明のSiGe-pHVTMISFETのVg-Id特性を、オン電流Ionーオフリーク電流Ioff 特性として表した図である。各MISFETのドレイン電圧は-1Vに固定されている。同図において、横軸はオン電流Ion(ドレイン電流)を表し、縦軸はオフ電流Ioff を表している。同図において、〇、口は、それぞれ従来のSi-pVTMISFETのオン電流Ion、及びオフリーク電流Ioff のデータであり、●、■はそれぞれ本発明のSiGe-pHVTMISFETのオン電流Ion(ドレイン電流),及びオフリーク電流Ioff のデータである。ここで、〇、●は、動作時の基板バイアスVbsが0.8VのVg-Id特性線からのプロットであり、口、■は、動作時の基板バイアスVbsが0.8VのVg-Id特性線からのプロットである。

[0057]

図12からわかるように、従来のSi-pVTMISFET及び本発明のSiGe-pHVTMISFETにおいて、オフリーク電流 I off の値が同じときには、従来のSi-pVTMISFET(〇,□) よりも本発明のSiGe-pHVTMISFET(●,■)の方が高いオン電流 I onが得られている。これは、ボディ領域の不純物濃度が高くかつ埋め込みチャネル構造をしたSiGe-pHVTMISFETが高い基板バイアス係数 γ を有していることにより大きくしきい値電圧シフトしていること、また、SiGeチャネル領域24中のホールの移動度がSiチャネル領域に比べて大きいことに起因している。さらに、動作時における基板バイアス V bsを順方向にバイアスした場合(V bs=-0.4 V)には、従来のSi-pVTMISFETと本発明のSiGe-pHVTMISFETそのオン電流 I onの差はより顕著となっている。言い換えると、高い I on/I of 比を得ることができる。

[0058]

つまり、本発明のSiGe-pHVTMISFETにおいて、動作時における

基板バイアスVbsを順方向の値とすることは、より高いオン電流 I on (ドレイン電流 I d) を得るために有効である。これは、SiGeチャネル領域24のキャリア走行に対するポテンシャルが小さいために、動作時と待機時との間におけるしきい値電圧Vthの相違が顕著であるからである。逆にいうと、動作時における基板バイアスVbsを順方向バイアスとした状態で駆動するMISトランジスタにおいては、チャネル領域をキャップ層よりもバンドギャップの小さい材料で構成し、かつ、埋め込みチャネル構造を採ることが効果的であることを示している。

[0059]

以上のように、本実施形態においては、しきい値電圧Vthを低下させても、基板バイスVbsの変化に対するしきい値電圧Vthの変化の比である基板バイアス定数 γ を大きくすることができ、基板バイアスの変化に応じてM I Sトランジスタのしきい値電圧が大きくシフトさせることができるので、待機時のオフリーク電流を低減しつつ、動作時における電流駆動力を大きくすることができる。つまり、高速動作かつ低消費電力のトランジスタとして有効である。

[0060]

また、ボディ領域の不純物濃度を高くしても、しきい値電圧Vthを低く保つことができるため、短チャネル効果に対する耐性が向上し、ゲート長の短いトランジスタにおいても正常な動作を維持することができるので、高集積化・高性能化を図ることができる。

[0061]

なお、本実施形態においては、本発明をSiGeチャネル領域を有するpHVTMISFETに適用した例を説明したが、本発明は、Si基板上にCを微量含むSiCチャネル領域(特にnチャネル型)やCを微量含むSiGeCチャネル領域(pチャネル型及びnチャネル型)を有するHVTMISFETに適用することも可能であることは言うまでもない。本発明をSi基板上にCを微量含むSiCチャネル領域を有するHVTMISFETに適用した場合には、伝導帯端に形成される大きなバンドの不連続(ヘテロ障壁)を利用して、高速動作かつ低消費電力のトランジスタとして機能するnチャネル型MISFET(nHVTMISFET)を得ることができる。

[0062]

また、本実施形態においては、バルクのSi基板を用いた例を示したが、SOI基板を用いてもよい。SOI基板を用いた場合には、各HVTMISFETの各ボディ領域同士の電気的接続を分離することが容易になるので、各HVTMISFETごとに基板バイアスVbsを制御することが容易である。

[0063]

(第2の実施形態)

本実施形態においては、発明をSiGeチャネルを有する相補型のHVTMI Sデバイス(cHVTMISデバイス)の例について説明する。

[0064]

図13(a),(b),(c)は、それぞれ順に、本実施形態のCHVTMISデバイスの構造を示す断面図、pHVTMISFETのゲートバイアス印加時(動作時)におけるバンド状態を示すエネルギバンド図、及びnHVTMISFETのゲートバイアス印加時(動作時)におけるバンド状態を示すエネルギバンド図である。

[0065]

図13(a)に示すように、本実施形態のcHVTMISデバイスは、p型のSi基板10と、Si基板に酸素イオンを注入するなどの方法により形成された埋め込み酸化膜11と、埋め込み酸化膜11の上に設けられたpチャネル型HVTMISFET(pHVTMISFET)用の半導体層30と、埋め込み酸化膜11の上に設けられたnチャネル型HVTMISFET(nHVTMISFET)用の半導体層80とを有している。半導体層30は、それぞれSOI基板の上部を構成する上部Si膜12と、上部Si膜12の上にUHV-CVD法によりエピタキシャル成長された厚さ約10nmのSiバッファ層13と、Siバッファ層13の上にUHV-CVD法によりエピタキシャル成長された厚さ約15nmのSiGe膜14(Ge組成率30%)と、SiGe膜14の上にUHV-CVD法によりエピタキシャル成長された厚さ約5nmのSiキャップ層15とを備えている。一方、半導体層80は、埋め込み酸化膜11の上に設けられた上部Si膜52と、上部Si膜52の上にUHV-CVD法によりエピタキシャル成

長されたSiバッファ層53と、Siバッファ層53の上にUHV-CVD法によりエピタキシャル成長されたSiGe膜54と、SiGe膜54の上にUHV-CVD法によりエピタキシャル成長されたSi膜55とを備えている。半導体層80のSiバッファ層53, SiGe膜54, Si膜55の厚さは、半導体層30のSiバッファ層13, SiGe膜14, Siキャップ層15の厚さとそれぞれ等しい。

[0066]

また、cHVTMISデバイスは、半導体層30、80の上にそれぞれ設けら れたシリコン酸化膜からなるゲート絶縁膜16,56と、ゲート絶縁膜16,5 6の上にそれぞれ設けられたゲート電極17,57と、ゲート電極17,57の 側面上にそれぞれ設けられたサイドウォール18,58とを備えている。そして 、半導体層30のうちゲート電極17の両側方に位置する領域には高濃度のp型 不純物を含むソース領域 2 O a 及びドレイン領域 2 O b が設けられている。また 、半導体層80のうちゲート電極57の両側方に位置する領域には高濃度のn型 不純物を含むソース領域 6 0 a 及びドレイン領域 6 0 b が設けられている。また 、上部Si膜12のうちソース・ドレイン領域20a, 20b間に位置する領域 には、高濃度のn型不純物を含むSiボディ領域22が設けられ、Siバッファ 層13のうちソース・ドレイン領域20a,20b間に位置する領域には低濃度 のn型不純物を含むn Si領域23が設けられ、SiGe膜14のうちソース ・ドレイン領域20a,20b間に位置する領域には低濃度のn型不純物を含む SiGeチャネル領域24が設けられ、Si膜15のうちソース・ドレイン領域 20a, 20b間に位置する領域には低濃度のn型不純物を含むSiキャップ層 25が設けられている。また、上部Si膜52のうちソース・ドレイン領域60 a, 60b間に位置する領域には高濃度のp型不純物を含むSiボディ領域62 が設けられ、Siバッファ層53のうちソース・ドレイン領域60a,60b間 に位置する領域には低濃度のp型不純物を含むp Si領域63が設けられ、S iGe膜54のうちソース・ドレイン領域60a,60b間に位置する領域には 低濃度のp型不純物を含むSiGeチャネル領域64が設けられ、Si膜65の うちソース・ドレイン領域 6 0 a, 6 0 b間に位置する領域には低濃度の p型不 純物を含むSiキャップ層65が設けられている。

[0067]

なお、図示しないが、基板上には、層間絶縁膜、層間絶縁膜を貫通してソース・ドレイン領域20a,20b,60a,60bに接触するコンタクト、コンタクトに接続されて層間絶縁膜の上に延びるソース・ドレイン電極などが設けられている。

[0068]

本実施形態のcHVTMISデバイスの製造工程においては、SOI基板の一 部である上部Si膜(ボディ領域)は、結晶成長前にあらかじめイオン注入によ り濃度が約 1×10^{18} atoms ・ c m $^{-3}$ の不純物がドープされた n + S i 層(p H VTMISFET領域)とp+Si層(nHVTMISFET領域)とになって おり、UHV-CVD法によりエピタキシャル成長されたSiバッファ層、Si Geチャネル領域、Siキャップ層は、いずれもas-grownの状態では、 不純物がドープされていないアンドープ層となっている。この時、Siバッファ 層の厚みは10nmであり、SiGeチャネル層の厚みは15nmであり、Si キャップ層の厚みは5nmである。また、SiGeチャネル領域におけるGe含 有率は30%である。SiGe膜, Siキャップ層の結晶成長が終了した後に、 nHVTMISFET領域のSiGeチャネル領域付近には、濃度が約1×10 17 atoms · c m $^{-3}$ の p 型不純物がイオン注入によりドープされる。また、 p H V TMISFET領域のSiGeチャネル領域の付近には、濃度が約1×10¹⁷at oms \cdot c m⁻³の n 型不純物がイオン注入によりドープされる。ただし、SiGe 膜、Siキャップ層はアンドープ層でもよい。そして、最上層のSiキャップ層 を熱酸化することにより得られるシリコン酸化膜をゲート絶縁膜とし、その上に は高濃度のn型不純物がドープされたポリシリコンからなるn+ 型のゲート電極 と、高濃度のp型不純物がドープされたポリシリコンからなるp+型のゲート電 極とが形成される。その後、各ゲート電極の両側には、高濃度のn型不純物がイ オン注入された n+ 型のソース・ドレイン領域と、高濃度の p 型不純物がドープ された p+ 型のソース・ドレイン領域とが形成され、その上方にソース電極・ド レイン電極がそれぞれ形成される。また、図示されていないが、上部Si膜(S

iボディ領域22,62はコンタクトによって上層の配線に接続されている。

[0069]

図13(b)に示すように、pHVTMISFETにおいては、動作時には第 1の実施形態で説明したように、基板バイアスVbsが0バイアスまたは順バイアスであって、ゲートバイアスの印加により、SiGeチャネル領域24にホールの走行に対するポテンシャルの小さいpチャネルが形成される。

[0070]

図13(c)に示すように、nHVTMISFETにおいては、動作時には基板バイアスVbsがOバイアスまたは順バイアスであって、ゲートバイアスの印加により、Siキャップ層65にnチャネルが形成される。つまり、SiとSiGeのヘテロ接合においては、伝導帯にはほとんどバンド不連続が生じないので、本実施形態のcHVTMISデバイス中のnHVTMISFETは、従来のnチャネル型のSi-VTMISFETと同等の動作機能を有している。

[0071]

本実施形態のcHVTMISデバイスは、簡単な工程で相補型のHVTMIS デバイスを製造しうる利点がある。

[0072]

特に、nHVTMISFETのSiボディ領域62にドープする不純物としてボロンを用いた場合にも、Siバッファ領域63とSiキャップ層65との間にSiGeチャネル領域64が存在しているので、Siボディ領域62からSiキャップ層65へのボロンの拡散が抑制される。したがって、Siキャップ層65のうちゲート絶縁膜56との界面付近の領域に形成されるチャネル領域の不純物濃度が低減される。これは、SiGe領域中のボロンの拡散係数がSi領域中のそれより小さいことに起因している。その結果、nHVTMISFETのしきい値電圧Vthを低減することができるとともに、不純物散乱に伴う、電子の移動度の劣化が抑制できるために、高い電流駆動力を実現することができる。また、nHVTMISFETのしきい値電圧を低減できることから、Siボディ領域62の不純物濃度を高めて基板バイアス係数γを増大させることもできる。

[0073]

(第3の実施形態)

上記第1,第2実施形態では、チャネル領域をSiGeにより構成したが、チャネル領域をC(カーボン)の含有率が $0.01\%\sim2\%$ (例えば約1%)である Si_{1-x-y} Ge_x C_y により構成してもよい。SiGe チャネル領域にC を微量に添加すると、その効果はさらに高まる。SiGe 結晶はイオン注入によって結晶構造の好ましくない変化を引き起こす傾向が強いが、チャネル領域を Si_{1-x-y} Ge_x C_y によって構成することにより、イオン注入に起因する結晶構造の好ましくない変化を抑制することができる。

[0074]

図14(a),(b),(c)は、それぞれ順に、本実施形態のcHVTMISFバイスの構造を示す断面図、pHVTMISFETのゲートバイアス印加時(動作時)におけるバンド状態を示すエネルギバンド図、及びnHVTMISFETのゲートバイアス印加時(動作時)におけるバンド状態を示すエネルギバンド図である。本実施形態においては、チャネル領域は $Si_{1-x-y}Ge_xC_y$ によって構成されている。

[0075]

図14 (a) に示す c H V T M I S デバイスは、 p H V T M I S F E T , n H V T M I S F E T において、図13に示す S i G e 膜14,54に代えて S i G e C 膜19,59を設け、S i G e チャネル領域 24,64に代えて S i G e C チャネル領域 29,69を設けることによって得られる。その他の部分の構造は、図13に示す c H V T M I S デバイスの構造と同じである。

[0076]

図14(b), (c) に示すように、本実施形態においては、pHVTMIS FET, nHVTMISFET双方に、埋め込みチャネル(SiGeC埋め込み pチャネル及びSiGeC埋め込み nチャネル)が形成される。

[0077]

図15は、本実施形態のnHVTMISFET及びpHVTMISFETに基板バイアスVbsを印加するための回路構成を示すブロック回路図である。同図に示すように、基板バイアス制御回路50により、nHVTMISFETのpウエ

ル(pボディ領域)及びpHVTMISFETのnウエル(nボディ領域)に、動作時にはしきい値電圧が低くなり、待機時にはしきい値電圧が高くなるように基板バイアスVbsが印加される。基板バイアスが印加される領域は、チャネル領域の下方であればよく、ウエルやボディ領域などと呼ばれる領域である。この領域は、nチャネル型トランジスタではp型領域であり、pチャネル型トランジスタではn型領域である。

[0078]

本実施形態によると、チャネル領域をSiGeCにより構成することにより、価電子帯及び伝導帯共にSi/SiGeCへテロ接合部におけるバンド不連続(ヘテロ障壁)を生じさせることにより、nチャネル・pチャネルともに埋め込みチャネル構造とすることができる。すなわち、nHVTMISFETも埋め込みnチャネルを有しているので、第1の実施形態におけるpHVTMISFETと同様に、しきい値電圧Vthの低減と基板バイアス係数γの増大とを併せて得ることができる。よって、pHVTMISFET,nHVTMISFET共に高いIon/Ioff 比を実現することができる。しかも、1つのエピタキシャル工程によってpチャネル領域(SiGeCチャネル領域29)及びnチャネル領域(SiGeCチャネル領域29)及びnチャネル領域(SiGeCチャネル領域59)を構成するSiGeC膜19,59が形成されるために、製造コストの低減が可能である。

[0079]

また、第2の実施形態において説明したように、本実施形態のcHVTMISデバイスにおいても、SiGeCチャネル領域69の存在によって、Siボディ領域62からSiキャップ層65へのボロンの拡散を抑制する効果がより顕著に発揮される。すなわち、C原子が、不純物の増殖拡散の原因となる原子空孔を埋めるからと考えられる。

[0080]

【発明の効果】

本発明では、VTMISFETとして機能する半導体装置において、チャネル 領域にSiよりバンドギャップの小さい材料導入することにより、しきい値電圧 の低減と基板バイアス係数γの増大を図ることができ、よって、高速動作化と低 消費電力化とを併せて実現することができる。

【図面の簡単な説明】

【図1】

(a), (b)は、本発明の第1の実施形態のSiGe層をチャネルに用いた ヘテロ接合型のpHVTMISFETというの断面図及び平面図である。

【図2】

(a), (b), (c)は、それぞれ順に、ビルトイン状態,動作時及び待機時におけるエネルギーバンド図である。

【図3】

(a), (b) は、それぞれ順に、Si-pVTMISFET、SiGe-pHVTMISFETの価電子帯端のポテンシャルのシミュレーション結果を示す図である。

【図4】

Si-pVTMISFETとSiGe-pHVTMISFETとのチャネルポテンシャルの基板バイアス依存性のシミュレーション結果を示す図である。

【図5】

Si-pVTMISFETと、SiGe-pHVTMISFETとのVg-Id特性を比較して示す図である。

【図6】

(a), (b) は、Si-pVTMISFETとSiGe-pHVTMISF ETとにおけるVg-Id特性の変化を比較して示す図である。

【図7】

Si-pVTMISFETと、SiGe-pHVTMISFETとの低電界下 におけるホールの有効移動度を比較して示す図である。

【図8】

(a), (b)は、Si-pVTMISFETにおけるVg-Id特性をボディ領域の不純物濃度を2種類に変えて示す図である。

【図9】

(a)~(c)は、SiGe-pHVTMISFETにおけるVg-Id特性

をボディ領域の不純物濃度を2種類に変えて示す図である。

【図10】

Si-pVTMISFETとSiGe-pHVTMISFETとにおけるしき い値電圧の基板バイアス依存性を示す図である。

【図11】

(a), (b) は、それぞれ順に、Si-pVTMISFET, 及びSiGe-pHVTMISFETのしきい値電圧を揃えたときのVg-Id特性を示す図である。

【図12】

図11に示されるSi-pVTMISFET及びSiGe-pHVTMISF ETのVg-Id特性をIon-Ioff 特性として表した図である。

【図13】

(a), (b), (c)は、それぞれ順に、第2の実施形態のcHVTMIS デバイスの構造を示す断面図、pHVTMISFET及びnHVTMISFET の動作時におけるバンド状態を示すエネルギバンド図である。

【図14】

(a), (b), (c)は、それぞれ順に、第3の実施形態のcHVTMIS デバイスの構造を示す断面図、pHVTMISFET及びnHVTMISFET の動作時におけるバンド状態を示すエネルギバンド図である。

【図15】

第3の実施形態のnHVTMISFET及びpHVTMISFETに基板バイアスVbsを印加するための回路構成を示すブロック回路図である。


【符号の説明】


- 10 Si基板
- 11 埋め込み酸化膜
- 12 上部Si膜
- 13 Siバッファ層
- 14 SiGe膜
- 15 Si膜

特2002-011833


- 16 ゲート絶縁膜
- 17 ゲート電極
- 20a ソース領域
- 20b ドレイン領域
- 22 ボディ領域
- 23 n S i 領域

【書類名】 図面 【図1】







【図2】




【図3】







【図4】




【図5】




【図6】




【図7】




【図8】







【図9】




【図10】




【図11】







【図12】





【図13】






【図14】





【図15】



【書類名】

要約書

【要約】

【課題】 高速動作性と低消費電力性とを併せて発揮しうる半導体装置を提供する。

【解決手段】 HVTMMISFETは、Si基板10と、エピタキシャル成長されたSiバッファ層13, SiGe膜14, Si膜15とから構成されている。また、高濃度のn型Siボディ領域22と、n Si領域23と、低濃度のn型不純物を含むSiGeチャネル領域24と、低濃度のn型Siキャップ層25と、Siボディ領域22にバイアスを印加するためのボディコンタクト27とが設けられている。チャネル層にボディ領域を構成する材料よりもキャリアが走行するバンド端のキャリアに対するポテンシャルが小さい材料を導入することにより、しきい値電圧を低下させながら、基板バイアス係数を高く維持することが可能になり、高速動作性と低消費電力性とを併せて発揮することができる。

【選択図】

図 1

出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社